在可穿戴设备中的连续心脏监测，需要同时具备高准确性、能效及可部署于资源受限硬件上的分类器。尽管深度神经网络方法在心电图（ECG）心律失常检测中展现了高分类准确性，但其庞大的参数数量和对乘加运算的依赖使其在低成本边缘平台上应用不切实际。本文提出了ECG-LDC，一个硬件与软件协同设计框架，适用于实时ECG心律失常分类。
ECG-LDC采用双编码器架构，具备专用的值和特征代码本，能够独立编码形态波形特征和RR间期时间特征，有效捕捉心脏的内搏和间搏动态。该框架涵盖数据预处理、模型训练，以及在Pynq-Z2平台上原型化的硬件加速器架构。通过使用二进制表示法和基于XOR/XNOR的操作，ECG-LDC实现了$97.18\%$的分类准确率，同时内存占用仅为$3.86\ \text{kB}$。虽然相较于现有的TinyML分类器，ECG-LDC的准确率降低了约$1.8\%$，但其内存使用减少了高达$11~570\times$；在基于FPGA的五类心律失常分类器中，它提供了最高的准确率，同时LUT使用量减少了$2.4\times$，且未使用任何DSP块，证明了其在资源受限的可穿戴平台上进行实时心律失常检测的适用性。
博主点评： ECG-LDC框架的创新之处在于其硬件与软件的协同设计，极大地提升了资源受限环境下的心电图分析能力。通过优化内存使用和分类性能，该框架为可穿戴设备的心脏监测提供了一种高效解决方案，具有广泛的应用前景。