近期研究提出了可验证奖励的强化学习（RLVR）方法，使大语言模型能够根据自然语言规格生成高质量的 RTL 电路。现有方法将功耗、性能、面积（PPA）等多个目标合并为单一标量奖励，难以同时得到在低功耗、低延迟和小面积等不同权衡上的多样化帕累托最优解。实际设计中，各目标的重要性随产品需求而变化，提供多样且高质量的候选集合有助于设计师事后选择合适的折衷。
本文首次提出一种面向 LLM 的电路生成学习方法，优化的是通过多次生成得到的整个电路集合在 PPA 空间的质量与多样性，而非单个电路的质量。该方法包括：(1) 基于生成的训练流水线，将提升整个帕累托解集覆盖率重新表述为序列化电路生成问题；(2) 基于超体积贡献（HVC）的奖励函数，用以衡量新生成电路对帕累托前沿的贡献。
在 RTLLM v2 基准上的实验表明，本文方法相较于未进行 PPA 优化的基线提升了 13.3% 的相对超体积，并比单目标强化学习提升了 14.4%，同时在电路多样性上也表现更佳。
点评：总体来看，该工作通过将帕累托覆盖转化为序列生成并引入 HVC 奖励，有效提升了 LLM 生成 RTL 电路的多目标性能，为实际设计提供了更灵活的方案。